Gradiuertenkolleg AlgoSyn

  Logo AlgoSyn

AlgoSyn, Algorithmic synthesis of reactive and discrete-continuous systems, ist ein interdisziplinäres Forschungsprojekt an der RWTH Aachen, geleitet von einer Gruppe von zehn Professoren aus fünf verschiedenen Disziplinen. Das Projekt zielt auf die Entwicklung von Methoden für das automatisierte Design von Soft- und Hardware ab.

Während Methoden der Softwarevalidierung und -verifikation mittlerweile gut etabliert sind, basierend auf adäquaten formalen Modellen und getestet in praktischen Anwendungen, ist die Entwicklung des Ansatzes der automatischen Synthese von Software (und Hardware) noch in ziemlich rudimentärer Form. Auf der anderen Seite entsteht in der theoretischen Informatik sowie in den Ingenieurdisziplinen ein rasch zunehmender Bestand an Techniken für die Entwicklung algorithmischer Syntheseverfahren, die durch die Forderung nach einer Senkung der Entwicklungskosten durch den Aufruf von Algorithmen in formalen Modellierungsstrukturen ausgelöst werden.

Der Ansatz der Programmsynthese ist jedoch nur in eingeschränkten Szenarien anwendbar, insbesondere in reaktiven (Multi-Agenten-) Systemen mit geringer Datenkomplexität und in Kontrollsystemen. Zentrale Themen in diesem Bereich sind die Erstellung von Systemmodellen, die eine algorithmische Lösung des Syntheseproblems, die Kombination von diskreten und kontinuierlichen Parametern in Hybridsystemen (wie dies auch aus der Verifikation bekannt ist) sowie die Erforschung des Anwendungspotentials ermöglichen.

Weitere Informationen